AI 新盛世》CoWoS 产能不足难满足 AI 晶片需求，台系厂商积极扩产抢商机
随着AI、云端、大数据分析、行动运算等技术蓬勃发展，现代社会对于运算能力有越来越高的需求，再加上3 奈米之后，晶圆尺寸已遇上物理极限、制造成本提高 等等原因，因此半导体业界除了持续发展先进制程之外，也在找其他能使晶片维持小体积，却可同时保持高效能的方式，「异质整合」的概念因而成当代显学，晶片也从原先 的单层，转向多层堆叠的先进封装。
现在能常在媒体版面见到的 CoWoS，可以拆成以下定义来解释，Cow 是 「Chip-on-Wafer」，指的是晶片堆叠。 Wos「Wafer-on-Substrate」，则是将晶片堆叠在基板上。 因此 CoWos 合起来，就是指把晶片堆叠起来，并且封装于基板上。
如此一来可以减少晶片所需要的空间，也能达到减少功耗和成本的益处。 其中，又可分成 2.5D 水平堆叠（最为人知的就是台积电的 CoWoS）、3D 垂直堆叠版本，将不同的处理器、记忆体等多种晶片模组层层堆叠，做成小晶片（Chiplet）。 因为其主要应用的就是在先进制程上，所以又称为先进封装。
根据市场研究及调查机构 TrendForce 的数据，就能一探 AI 晶片市场的热度。 2023 年 AI 伺服器（含搭载GPU、FPGA、ASIC 等）出货量近 120 万台，较 2022 年增加 38.4%，占整体伺服器出货量近 9%。 而时间拉长到 2026 年，则预计占比达到 15%，2022~2026 年 AI 伺服器出货量年复合成长率至 22%。 在此情况下，AI 晶片 2023 年出货量成长将达到 46%。
由于 AI 晶片需要采用先进封装技术，其中又以台积电的 2.5D 先进封装 CoWoS 技术为目前 AI 晶片主要采用技术。 而 GPU 采用更高规格的 HBM，需藉由 2.5D 先进封装技术将核心晶粒（die）整合在一起。 而CoWoS 封装的前段晶片堆叠（Chip on Wafer）制程，主要在晶圆厂内透过65 奈米制造，之后再并进行矽穿孔蚀刻作业，完成的产品再藉由堆叠晶片封装在载板上（Wafer on Substrate）。
也因此， CoWoS 封装技术的产能成为过去一年 AI 晶片产出的一大瓶颈，也是 2024 年能否 AI 晶片需求能否被满足的关键。 先前外资就曾指出，辉达是目前台积电 2.5D 先进封装 CoWoS 技术的最大客户。 包括采用台积电4 奈米先进制程的辉达H100 GPU，以及采用台积电7 奈米制程的A100 GPU，都是采用CoWoS 技术进行封装，导致辉达的晶片占了台积电CoWoS 产能40% 至50%的比重 。 这也是为什么辉达晶片的热销，导致台积电 CoWoS 封装产能吃紧。
台积电扩产预计 2024 年缓解吃紧状况
2023 年 7 月举行的法人说明会上，台积电就曾经表示，预计将把 CoWoS 产能将扩增 1 倍，市场供不应求情况到 2024 年底就可以缓解。 随后台积电在2023 年7 月下旬宣布，将斥资近新台币900 亿元，在铜锣科学园区设立先进封装晶圆厂，并预计在2026 年底完成建厂，量产时间落在2027 年第2 季或 第3 季之间。
另外，在 2024 年 1 月 18 日的法说会上，台积电财务长黄仁昭也强调，台积电 2024 年将持续进行先进制程的扩产。 因此在全年资本支出中，有10% 将是为了先进封装、测试、光罩等产能扩增的支出预估。
事实上，先前辉达财务 Colette Kress 在投资者会议上也表示，辉达在 CoWoS 先进封装的关键制程，已开发并认证其他供应商产能，预期未来数季供应可逐步爬升。 对此，外资摩根大通则是指出，CoWoS 产能出现瓶颈的关键原因就是在于中介层的供不应求。 原因是因为中介层矽穿孔制程复杂，且产能扩充需要更多高精度设备。 但高精度设备的交期长，加上既有设备也需要定期清洗检查，导致供不应求。
目前除了台积电的 CoWoS 主导先进封装市场外，包括联电、日月光投控、矽品、力成等也逐步抢进 CoWoS 先进封装的市场。 其中，在部署 2.5D 先进封装中介层产能的部分，联电也在 2023 年 7 月下旬法说会也表示，加速展开提供客户所需的矽中介层技术及产能。
联电布局中介层产能，日月光推推出 VIPack 先进封装平台
联电强调公司是全球第一个提供矽仲介层制造开放系统解决方案的晶圆代工厂，经由此开放系统(UMC+OSAT) 的合作模式，能提供已通过验证的完整供应链以快速导入量产 。 另外，联电的2.5D 开放系统解决方案是透过联电生产的2.5D TSI 矽仲介层晶圆，与世界一流封测厂的先进晶片封装服务，成功合作建立认证合格的完整2.5D TSI 矽仲介层晶 圆封装供应链。
目前占全球半导体后段专业封测代工（OSAT）产业出货量比重约32%，占台湾OSAT 出货量比重超过50% 的封测龙头日月光投控，旗下的日月光半导体也表示，近期CoWoS 封装 技术话题热夯，而日月光投控本身也布局先进封装，与台积电是密切合作伙伴。
日月光强调，先前推出 VIPack 先进封装平台提供垂直互连整合封装解决方案。 VIPack 是日月光扩展设计规则并实现超高密度和性能设计的下一世代 3D 异质整合架构。 此平台利用先进的重布线层 (RDL) 制程、嵌入式整合以及 2.5D/3D 封装技术，协助客户在单个封装中整合多个晶片来实现前所未有的创新应用。
另外，日月光也在高效能运算（HPC）和AI领域已布局多项封装技术，可协助AI 应用模仿人类五感应用，例如2.5D 和3D IC、共同封装光学元件（CPO）、双面压模（double side mold）、天线封装（Antenna in Package）、嵌入式基板封装（embedded die SESUB）等，预计2024 年日月光的先进封装业绩将倍增。
力成携手华邦电提供异质整合封装技术
另外，封测大厂力成科技也积极布局逻辑晶片及 AI 应用相关先进封装。 先前在法说会上表示，力成寻求与晶圆厂结盟合作，开发细线宽、矽穿孔（TSV）细直径的中介层（interposer），提供客户相关CoWoS 先进封装选择，预估预期最快2024 年下半年可提供CoWoS 相关先进封装产品。 目前，记忆体大厂华邦电已经表示，随着 AI 技术快速演变，市场对高频宽及高速运算的需求激增，进而带动先进封装及异质整合技术的需求。 因此，华邦电携手力成科技共同引领此技术浪潮，以提供异质整合封装技术。
华邦电对于与力成科技的合作，表示合作业务以开发专案之合作方式进行，包括将由华邦电提供CUBE (客制化超高频宽元件) DRAM，以及客制化矽中介层、同时整合去 耦电容(Decoupling Capacitor) 等先进技术，搭配力成科技所提供之2.5D 及3D 封装服务。
【免责声明】
本文章内容仅代表作者个人观点，与馗鼎无关。
内容性、文字阐述和原创性未经本站证实，对本文章及全部或部分内容、真实性、完整性、及时性本站不作任何保证或承诺，仅供读者参考，请自行核实相关内容。
馗鼎奈米科技股份有限公司 Creating Nano Technologies,Inc.
59 Alley 21 Lane 279, Chung Cheng Road, Yung Kang City, Tainan, TAIWAN
TEL: 886-6-2323927 FAX:886-6-2013306 URL: http://www.creating-nanotech.com